职位详情\n1. 负责芯片项目从网表（Netlist）到GDSII的全流程后端物理实现，独立完成从RTL综合后到最终流片的后端设计工作，输出符合sign-off要求的GDSII文件。 \n2. 主导后端PnR（Place & Route）全流程设计，包括Floorplan规划、电源网络（Power）设计、模块布局（Place）、时钟树综合（CTS）、布线（Route） 等关键环节，保障设计的时序、面积、功耗最优。 \n3. 项目STA（静态时序分析） 全流程工作，完成时序收敛、时序检查与优化，解决setup/hold时序违例，保障芯片时序满足设计要求。 \n4. 完成芯片sign-off阶段的各类验证工作，包括IR Drop分析、形式验证（Formal）、低功耗检查（Low Power Check）、物理验证（DRC/LVS/ERC） 等，确保设计满足流片规范与工艺要求。 \n5. 协同前端设计、验证、DFT、封装测试等团队，解决芯片设计全流程中的后端相关问题，保障项目按节点顺利流片。 \n6. 参与后端设计流程优化、方法学改进，沉淀可复用的设计经验与脚本，提升团队设计效率。 \n

无

享受公司规定的福利待遇